NI VeriStand 2024官方版 v24.5.0.49436

NI VeriStand 2024官方版是一款用于激励生成、数据采集和计算通道等实时测试应用且具有自定义通道换算功能的软件，该软件提供的用户界面可以简化I/O通道配置、数据记录和激励生成。用户可通过图形元素控制配置并显示运行结果，全面了解HIL系统。还可以导入仿真模型和控制算法，通过可配置的警报来响应事件，并通过宏录制、TestStand、.NET和其他软件实现测试自动化。 新版本NI VeriStand 2024 Q3基于配置的测试软件,允许您使用硬件I/O和模拟模型开发、原型和测试控制系统。还能模拟电视频道及屏幕，支持自定义的hdl编码器支持包的参考设计，有需要的用户快来下载试试吧~

NI VeriStand 2024新功能

1、对ENum数据类型的FMI支持

带有输入/输出端口/参数/ENum类型的信号的输入FMUS作为通道。

2、增强目标日志查看器模拟模型的调试日志记录

使用目标日志查看器来理解来自FMUS的调试信息。以及。LV模型。

3、模拟电视频道及屏幕

用标量表示变量。VS模型和ffu(3.0)是可以看到的,它的类型定义也是可以看到的.

4、应用程序转换到燃料基础设施框架转换工具

IP到FPGA转换实用程序2024年第三季度现在支持LVIEW2024年第一季度64-比特。

5、支持自定义的hdl编码器支持包的参考设计

目前,人类发展实验室数字化编码器支持包包括支持定制参考设计,使SIMULINK模型能够集成到现有的实验室数字化和可持续发展实验室项目。

VeriStand2024新手入门教程

1、了解VeriStand环境

VeriStand环境由两个窗口组成，您可借此修改项目内容。

（1）VeriStand编辑器：用于创建用户界面、设置通道映射、控制系统执行等。打开VeriStand项目即可访问此窗口。

（2）系统浏览器：用于修改系统定义文件。可通过双击系统定义文件(.nivssdf)，从项目文件(Project Files)窗格的VeriStand编辑器访问此窗口。

VeriStand提供各种应用程序编程接口(API)，以编程方式创建和部署系统定义，并与系统定义进行交互。这些API通过安装至全局程序集缓存(GAC)的C#程序集提供。您可以使用任何兼容.NET的编程语言或环境（例如LabVIEW、Python和NI TestStand）访问GAC。

如果使用LabVIEW对VeriStand进行编程，可以在NI VeriStand > 执行(Execution)面板中访问这些API。

2、创建VeriStand项目

启动VeriStand并单击默认项目（Default Project），打开新的VeriStand项目。

NI建议保留所有与项目文件位置相关的项目依赖项，并将其放在同一文件夹或子文件夹中。依赖项包含以下项：

系统定义文件（.nivssdf）：包含VeriStand引擎配置设置。

激励配置文件（.nivsstimprof）：包含一个测试执行程序，可以调用实时序列、与VeriStand项目交互、执行数据记录以及进行通过/失败分析。

实时序列文件（.nivsseq）：作为程序部署到终端并与系统定义文件中定义的通道交互。

模型：包括与控制系统组件通信的输入和输出。

FPGA比特文件：定义可用的FPGA I/O。比特文件是FPGA VI的编译版本。LabVIEW生成该文件。

FPGA配置文件：指定DMA FIFO的内容。

3、配置部署终端

当将系统定义复用到新的实时终端时，可更新终端规范。

注意：VeriStand仅支持运行NI Linux Real-Time且基于Intel x64的终端。有关兼容性信息，请参阅实时控制器和实时操作系统之间的兼容性。

在VeriStand编辑器的项目文件（Project Files）窗格中，双击系统定义文件，打开映射框图（Mapping Diagram）。

注意：如果有多个部署终端，请使用选择终端（Select Target）下拉菜单。Engine Demo只有一个部署终端。

在配置（Configuration）窗格中，单击文档（Document）。

输入终端名称（Name）。

注意：您可以使用任意名称。但是，NI建议遵循以下规则：

选择易于识别的名称。在多个终端之间切换时，易于识别的名称可以节省您的时间。

选择固定的名称。在使用API时，固定的名称可以节省您的时间。

在操作系统（Operating System）下拉菜单中，选择终端的操作系统。

输入终端IP地址（IP Address）。

注意：VeriStand并不支持远程Windows终端。IP地址将保持为本地主机。

输入终端速率（Target rate）。

4、配置VeriStand系统行为

VeriStand系统作为主控制回路（PCL）的一部分来读取或写入通道。PCL以刚才配置的终端速率运行。

您可以在映射框图中使用映射连线实现通道互连。映射连线具有源端点和目标端点。在PCL的两个迭代之间，目标输出数据会复制到源输入。下图截取自Engine Demo随附范例。

您还可以使用映射框图将仿真模型和计算通道插入到系统定义中。如下图所示，单击软件（Software）并将通道类型拖放到映射框图上。

5、部署VeriStand项目

配置系统定义后，选择操作（Operate） 部署（Deploy）即可部署和运行文件。